

MANUFACTURE OF SEMICONDUCTOR DEVICE PACKAGE

Patent Number: JP59208756

Publication date: 1984-11-27

Inventor(s): AKIYAMA KATSUHIKO; others: 02

Applicant(s):: SONY KK

Application JP19830083188 19830512

Priority Number(s):

IPC Classification: H01L23/12; H01L21/56; H01L23/48

EC Classification:

Equivalents:

JP1760995C, JP4047977B

Abstract

substrate is selectively removed by etching. wherein the semiconductor device is mounted on a substrate and, after being connected to external electrodes, enclosed integrally with resin and the PURPOSE:To obtain a semiconductor device package which is excellent in heat radiation and suitable for automated manufacturing by a method

solution from the back surface 11a to complete a leadless type package 21. Bottom surfaces of the Au layers are used as external electrodes 12b, 12c and the heat radiation surface 12a. In other to mount the package 21 on a printed circuit board, only the external electrodes 12b, 12c are directly of 35mum thickness. A semiconducor chip 15 is mounted 16 on a portion 11g and connected 19 to external electrodes 17, 18 on the portions 11h, 11i. The transfer-molding with epoxy resin 20 is carried out so as to make thickness t=1mm.. The Fe substrate is removed by etching with FeCl3 soldered to a conductor pattern on the substrate. With this constitution, a package of excellent heat rad CONSTITUTION:Au plating 12 of 1mum thickness, Ni plating 13 of 1mum thickness and Au plating 14 of 3mum are laminated on an Fe substrate 11 an easy and simple method. liation can be manufactured automatically by

Data supplied from the esp@cenet database - 12

19 日本国特許庁 (JP)

①特許出願公開

@公開特許公報(A)

昭59-208756

6plnt. Cl.3 H 01 L 23/12

識別記号

庁内整理番号 7357—5 F 7738—5 F

7357-5F

砂公開 昭和59年(1984)11月27日

23/12 21/56 23/48

発明の数 1 審査請求 未請求

(全 5 頁)

❷半導体装置のパツケージの製造方法

頭 昭58-83188

❷出 願 昭58(1983) 5 月12日

仍発 明 者 秋山克彦

東京都品川区北品川6丁目7番

35号ソニー株式会社内

心発 明 者 小野鉄堆

東京都品川区北品川6丁目7番

35号ソニー株式会社内

⑦発 明 者 梶山雄次

東京都品川区北品川6丁目7番

35号ソニー株式会社内

の出 願 人 ソニー株式会社

東京都品川区北品川6丁目7番

35号

②代 理 人 弁理士 土屋勝

外2名

明 和 和

1. 発明の名称

即特

半導体装置のパッケージの製造方法

2. 存許請求の範囲

近択ニッチング町和な材料から成る基板上に半 等体製鋼を取配し、接続用ワイヤを上記半導体製 能に接続すると共にこの接続用ワイヤの外部製価 部を上記基板の外部製価数級部位に接続し、次 で上記基板上において上記半導体製量及び上記数 規用ワイヤを一体に倒脂モールドし、しかる後上 記数をエッテング除去することを特徴とする半 導体製像のパッケージの製造方法。

3. 発明の終題な設明

並契上の利用分野

本発射は、半導体質型のパッケージの製造方法に関する。

背景技術とその問題点

 タイプのパッケージで、パッケージの裏面に引き 出されているハンダ付け可能な電板をプリント器 板の導体パメンに直接ハンダ付けして接続するこ とにより実装を行うものである。

このチンプキャリアタイプパッケージには、セラミックタイプとブラスチックタイプとがあるありではパッケージ自体が高が付いてはかりではく、ブリント芸板に直接スと上記が付いてはかりでは、カーカル時にセラミックが生じるかれかりのではがれたクラックが生じるかれかりが安値であるという知点を有している。一方、ブラスチックはパッケージが安値であるという知点をケージが安値であるという知点をケージが安値であるというのである。 熱放性が延く、また形状がパッケージの公の自動化に返していないという欠点を行いる。

とのような 従来のブラステックタイプのチップ キャリアタイプパッケージの構造を第1 図に示す。 とのパッケージ(j)は、 銀石製の電程(2)が予め形成 されているプリット監視(3)上に単導体機能を構成 するチップ(4)を敬愛し、ワイヤボンディング法により上記チップ(4)と上記句を(2)の一端とをAuの細報から成るワイヤ(5)で接続した後、上方より散状のエポキン側脂を備下させて硬化放形することによつて作る。

このパッケージ(1)において、チップ(4)は樹脂層(6)とブリント 恋板(3)とによつて囲まれている。とれらの樹脂局(6)及びブリント 遊椒(3)の 熱極統は失いので、その動作時においてチップ(4)で発生する熱をパッケージ(1)の外部に効果的に放散をするとができない。即ち、このパッケージ(1)は影飲を一定量、しから高速で摘下する際に、低量しくのは状のエポキシ樹脂を高下する際に、低量しくのな状のエポキシ樹脂を高下する際に、低量しくのな状のエポキシ樹脂を高下する際に、低量しくのながのエポージ(1)はパッケージの変造の自効化に近していないという欠点を有している。

一方、上述のチップキャリアタイプパッケージ とは異なるパッケージにナーブキャリアタイプパ ッケージがある。このタイプのパッケージは従来 のチップキャリアタイプパッケージよりもさらに

ることができる。なお上記外部電極部は上記接続 用ワイヤミ体が染ねていてもよいし、上記接続用 ワイヤとは別に取けられかつ上記接続用ワイヤが 変統されているものでもよい。 契約例

以下本始別に係る半導体装置のパッケージの製造方法の契約例につき箇面を参照しながら説明する。

第2 A 図~第2 D 図は木発明の第1 英始例による半部年後以のパッケーツの製造方法を説明するための工程図である。以下第2 A 間から工程版に説明する。

まず第2人気において、厚さ35(4)のFe
型の海板切の上に、厚さ1(4)のAu Man2、原さ
1(4)のNi Ming 及び厚さ3(*)のAu Ming を原
次メンセして、半等体数型を原成するチップ時の 数性部的及び外部電磁部切時のそれぞれを上記数 数切の所定のチップ数型部位(11g)及び外部短磁 級缺略位(11h)(111)のそれぞれに設ける。第2 人間に示す工程終了後の上記並被切の平面回を第 小形化できるという利点を有するが、チップが使 販層によつて完全に覆われているため触放散性が 良好でないこと、チープを用いているために特殊 な装置が必要である等の欠点を有している。 発明の目的

本発明は、上述の問題にかんがみ、私放散性が 負好でかつ信頼性の高い半導体装置のパッケージ の製造方法を提供することを目的とする。 発明の概要

る図に示す。次に有2B図において、上記チップ 数量部頃にチップ四を数量した後、ワイヤルで のサップ四と上記外部電話で のはとをそれぞれ Auの細数から成るワイヤロで の上に数けられた上記外部電話のの 変数の、チップの及びワイヤロを一体とが がないて、本のトランスファ・モールド法 がのというのよれたのので がおいて、本ののようななが がないて、ないのようななが がいて、ないのようななが がいて、ないのようななが がいて、ないで、ないでは、 がいて、ないでは、 がいては、上記的指生ールド層のの厚さまを1 には、とした。

次に戦2 C図において、Fe のみを選択的にエッチングするが関係モールド暦四及びAu 暦 02 はエッチングしないエッチング被、例えば塩化第二鉄(FeCti)落液を用いて、基板UDの裏筋(11 a)側からスプレーエッチングすることにより、上記様UDを除去して、第2 D図に示すリードレスタイプのパッケージのを完成させる。上記エッチがグによつて製出された Au 暦 03 の下面のうち外部

上述のようにして完成されたパンケージ01をプリント薪板上に実装する場合には、第2D的に示す上記外部電極面(12b)(12e)をプリント選板上の344パタンに直接ペンダ付けして接続すればよい。

上述のは1 突旋例の熱放散面(12a)は、その動作時においてチップ(IS)から発生する熱の放散面となっている。金属の熱伝導度は非常に高いので、チップ(IS)から発生する熱は金属製のチップ放散師(12a)から放散されることによって効果的に禁去される。しかし、より効果的にチップ(IS)の発生粉を除去するためには、広い表面数を有する放為フィンの一部を上記熱放散面(12a)に押し当てて空冷により熱を放散させるのが好ましい。

上述の新1 英雄例のパッケージのは第2 A 図~ 第2 D 図に示すような簡単な工程によつで作ると

船 5 人図~部 5 C 函は木焼明の部 2 実施例による単海体表所のパッケージの製造方法を説明するための工程図である。以下第 5 人図から工程所に表明する。

生ず35 1 図において、厚さ35 (*)のCu

なお上述の第1実施例において、第2A図に示す場合と同様にチップ軟質部組及び外部電極部の 8を設けた後に、蓄板即の上面を気迹の PeCl。 病 液を用いて低かにエッチングすることにより、都 4A図に示すようにチップ軟置部組及び外部電極 部の108の下部の差板ににアンダーカット部 (11a) ~ (111)を形成し、次に第2B図~第2D図と同 様な方法によつて第4B図に示すパッケージのを

製の差板側の上面に公知のフォトレジストを箇布 した後に所足のパターンニングを行う。 次いで Cu のみを追択的にエッチングするエッチング散、例 「えば既述の『FeCl』路蔽を用いて上記者板 GD の鉄面 を低かにエッチングするととによつて、上記書板 0Dの表面にチップ収配部位(11g)及び外部電荷接 **以附位(11b)(11i)をそれぞれ形成する。上記フ** オトレジストを除去した技に依5B図において、 第 1 実施例と同様に、上記テップ歌伝部位 (11g) にハンダ層四を介してナップODを軟置した後、ワ イヤポンデイング法によつてこのチップOSと上記 外野電視技器部位(11h)(11i)とをそれぞれ Agの 知度から成るワイヤD9で設決する。なお本典前例 においては、徒述の駆由により、第1 実施的で用 いたワイヤよりも狂の大きいワイヤを用いた。次 に知り実政例と同様に樹脂モールド層のを上記業 板OD上に形成する。次に上記器板ODで乗り 実路例 と同様な方法でエッチング除去してパッケージ20 を免成させる。上記エッチングにより選出された ワイヤCYの指部が外部電極部CTOCBとなり、またハ

ング的四の下面が熱放散的(23m)となる。

上述のようにして完成されたパッケージのをブリント音楽上に突襲する場合には、第1実務例と 同様に、引うC図に示す上配外部電極部の間をブリント遊抜上の資体パタンに直接ハンダ付けして 提展すればよい。とのことから明らかなように、 本災路例においてはワイヤ間の途部をそのまま外 部で横形のほとして用いるために、ワイヤ間の経 を構述のように大きくするのが好ましい。なお競 放散的(23a)の機能は終1実施例と同様である。

脂を用いることも可能である。この場合には既述のエッチング成としては、ヒドラジンとエチレンジアミンとの非合敵を用いればよい。 発明の効果

本発明に係る半導体接限のパンケージの製造方 供によれば、その動作時において半路体接置から 発生する然の放放性が良好でありかつ信頼性が高 い小形のパンケージを、極めて簡便かつ安価な方。 进によつて自動的に製造することができる。

4. 塑油の簡単な設勢

William Commence

ポー図は従来のブラスチックタイプのチップキャリアクイブパッケージの構造を示す断値図、総2人20~第2月間は本名明の第1契裁例による中的体表質のパッケージの設立方法を説明するための工程図、第3回は上記第2人図に示す工程終了他の表色の平面図、第4人図及び第4日図は上記のよりをの表色の平面図、第5人図~第5 C 図は本緒明の状態による半半体を促のパッケージの製造方法を観明するための工程図である。

† '

を用いることにより、Au 等の資金属を用いる 必要がなくなるという利点がある。

上述のは「実施例及び第2実施例においては、 はのチップをサップ設置部に戦慢してとれる場合につき述べたが、活動とはできばべたれのチップ数値部を設け、それぞれのチップ数値でである。 のチップ数値で数でしているのするののチップを収置しているができるにのかった。 のチップを収置しているがある。 は、それぞれり値のチップを有するののまたといったのチップといったができるとができるパックとの数値になった。 を否でまると共に、回路ま子の数ではいった。 パッケージを作ることができるという物点がある。

上述の第1 実路 例の番板の材料は選択エッチングが可能であれば Cu 等の他の金属であつてもよく、また部2 実施 例の番板の材料も Fe 等の他の金属であつてもよい。第1 実施 例においてはさらに金属以外の材料、例えばポリイミドアミド系樹

なお四面に用いた符号において、

112022200 パッケージ

15)24 714

00 数板

(11b)(11i) ···· 外部试验液液部位


07018 外部電極筋

である。


代 理 人 土 雄 膀

* K & 7 7

· 杉椒黄料





უ 2 C ⊠



第5 A 図

郊 2 D 図





. *:

JP 357045959 A MAR 1952

(54) RESIN-SEALED SEMICONDUCTOR DEVICE

(11) 57-45959 (A) (43) 16.3.1982 (19) JP

(21) Appl. No. 55-121513 (22) 2.9.1980

(71) NIPPON DENKI K.K. (72) SHINICHI AKASHI

(51) Int. Cl. H01L23/28

PURPOSE: To improve the adherence of a resin scaled simiconductor device by forming a hole at a position isolated from the mounting part of a semiconductor element on a heat dissipating plate, covering and filling scaling resin at the hole part.

CONSTITUTION: Holes 6 are formed at four positions suficiently isolated from the mounting part of a semiconductor element 2 on a heat dissipating plate 1, are covered with resin-4, and the resin is also filled in the hole 6. Since the resin is buried even in the holes 6, its adherence is not decreased even at high temperature, and introduction of moisture can be sufficiently prevented.

